【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #31

486 ：774ワット発電中さん：2023/03/15(水) 22:30:35.51 ID:dHfh9RSN.net

カウンタのビット条件でリセット条件作るのにCRフィルタはどうやっていれるんだ?
意味がわからんてか?これだから若い奴はなあ。
カウンタはビットごとに遅延するから2つ以上のピンでリセット条件を作ったら、ヒゲが出るんだよ。
だからCRフィルタで取るの。OK?
ああそうか、一度外のピンに出してフィルタを通して戻せばいいのか。FPGAって案外不便なものなんだな。