未来のＣＰＵ

1 ：オーバーテクナナシー：2010/11/05(金) 10:33:40 ID:ds6+1CYQ.net

未来のＣＰＵを語れ

401 ：オーバーテクナナシー：2012/02/12(日) 23:29:36.11 ID:TqMt9O/3.net

実質、似たようなものだ。

402 ：オーバーテクナナシー：2012/02/13(月) 06:39:48.88 ID:y8Z5lUmi.net

>>399
アリなんじゃないか？
時空をひとつのくくりで見れば同一なんだし

403 ：オーバーテクナナシー：2012/02/13(月) 18:27:33.47 ID:kojSWqPF.net

要するに、前後左右上下と全く同列に過去未来を考えればいいのか。
未来の自分が過去の自分と接触するのは、例えば一本の道がどこかでくるっと一周してループを作るようなものだな。
「こういう道なんだ」と解釈すれば難しいことでもなんでもない。

404 ：オーバーテクナナシー：2012/02/14(火) 06:20:23.19 ID:qPSLmYIo.net

ＳＦとかいいから、近い将来実現可能な技術で劇的に高速化できるのはなんかないのか？

405 ：オーバーテクナナシー：2012/02/14(火) 15:01:11.49 ID:5ENLPXn7.net

ＣＰＵよりは、メモリの根本的な改善のほうがコンピュータの
性能改善には意味があるように思える。

406 ：オーバーテクナナシー：2012/02/14(火) 16:20:14.78 ID:ASBRKKb/.net

ＤＲＡＭメモリの原理的サイクル性能は
素子の原理レベルでは３０年前から１０倍程度しか早くなっていない。
コンピュータの能力は計算能力という固定観念が社会で作られた為に
算術演算の速度もっとも重要と思う人が多い、405がいうように
コンピュータの利用は計算ではなく情報処理であり、それに必要なのは
計算ではなく記憶の入出力速度であるのは明白である。
並列化で帯域を増やすと応答性（レイテンシー）が逆に落ちる。
これを根本的に変えるには中央情報処理装置（ＣＰＵ）という概念を
すて分散型、つまり記憶装置そのものが計算をする機能を持つしかない。
チューリングが考えたモデルを否定するにはそこがポイントになる。
>>404
スタートレックのコンピュータの科学技術説明でも読んできたら？
>>385
非常に困難はあっても論理的に不可能はない。それは現在の手法での
困難問題の度合いとなんの違いもない。

407 ：オーバーテクナナシー：2012/02/14(火) 18:49:30.68 ID:9Fs0dkB3.net

記憶装置と演算装置の区別をなくしていくって事か。

408 ：オーバーテクナナシー：2012/02/14(火) 22:25:53.25 ID:ASBRKKb/.net

>>407
速度の足を引っ張っているのが配線遅延だってことです。
いまのPCぐらいの設計でも演算と記憶の間の総距離は20cm程度に
達する。導体に抵抗がなく光の速度で伝わっても約1THzの信号が
物理現象的な理論限界となる。距離が短いほど有利だってことです。
当然伝送路に抵抗はありメモリとCPUコアの間ともなればシリアルで
1GHz程度の信号が伝わるのが実装理論上の限界あたりになる。
もっと早くするならば距離を減らすしかない。
インテルが次期デザインで大幅な変更をしようとしているのがメモリを
CPU自体に実装する計画です。もっと早く演算を並列化させた究極には
記憶装置と演算装置の区別という話にたどり着くってことです。
既に次世代のゲーム機で同じメモリをCPU内部に持ってくるものは
試作ではなく量産直前の状態になっています。PCでも採用されるのは
もう秒読みでしょう。

409 ：オーバーテクナナシー：2012/02/15(水) 20:51:09.70 ID:DNT2zwG/.net

なるほど。
コンピューターにはあまり詳しくは無いが、電気信号が２０センチ程度の距離を伝わるための時間がボトルネックになるようなレベルに来てるのか。

410 ： 忍法帖【Lv=9,xxxP】 ：2012/02/15(水) 23:36:57.28 ID:8gDJZ5sB.net

インフィニティドリームキャストですの!?♪。