【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #21

1 ：774ワット発電中さん：2014/12/07(日) 12:39:26.71 ID:k8Neg6MK.net

FPGA、CPLDのスレです。

雑誌の付録にも付くようになり、その名を良く知られるようになりました。
20年も前からやっている超ベテランも、こないだから始めたビギナーも、
仲良く情報交換しましょう。

FPGAを使って300円液晶に絵を出したとか、昔ながらのゲームを作ったとか
ネギを振らせたとか、例の楽器を作ったとかの製作談もお待ちしてます。

その他、FPGA関係の話題なら、何〜んでもどうぞ。
雑談も歓迎です。ハメを外さない範囲でご自由にどうぞ。

さあ君も　レッツ F・P・G・A !!

Xilinx　http://japan.xilinx.com/
ALTERA　http://www.altera.co.jp/
Lattice http://www.latticesemi.co.jp/products/cpldspld/index.cfm?source=topnav
Actel　 http://www.actel.com/intl/japan/

■前スレ
【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #20
http://wc2014.2ch.net/test/read.cgi/denki/1387718215/

661 ：774ワット発電中さん：2015/08/03(月) 22:45:46.20 ID:P1e6nZks.net

ロシア語で考えるんだ！

662 ：774ワット発電中さん：2015/08/04(火) 20:02:04.98 ID:uimJg9Kz.net

>>660
https://www.altera.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/hb/nios2/n2cpu_nii51009_j.pdf
↑の5-10に↓とあるけど、ferror(stdout)とかできないかね。
> この例では、JTAG 接続の切断など、JTAG UART 接続でエラーが発生
> していないかどうかをチェックするために、ferror(fp) を使用してい
> ます。

後、5-15に↓ともあるからレジスタチェックするとか。
> AC ビットは、ホスト PC 上のアプリケーションが、JTAG インタフェー
> スを介して JTAG UART コアをポーリングしたことを示します。

663 ：774ワット発電中さん：2015/08/04(火) 20:45:52.98 ID:uimJg9Kz.net

>>660
もう一つの質問の流しっぱなしにする方法は、デバッグ終わったらstdoutをnoneにするとか、
uart実装(TxDオープン、RxD'1'固定)しといてstdoutをuartにするとか。

664 ：774ワット発電中さん：2015/08/05(水) 19:31:01.90 ID:0SBh7EWb.net

確かフロー制御offにできたような。当然、バッファから溢れた分は消える

665 ：774ワット発電中さん：2015/08/05(水) 19:44:49.06 ID:0or+CAhr.net

今日日UARTにフロー制御なんぞ必要ないな

666 ：774ワット発電中さん：2015/08/06(木) 03:32:17.36 ID:I8p5GGHs.net

Spartan6で、I/Oの足が足りません。
JTAGのピンはI/Oにできないでしょうか?
あと、MODE端子はどうでしょうか?

667 ：774ワット発電中さん：2015/08/06(木) 07:58:58.27 ID:VWJCwvrw.net

>>666
serdes使え

668 ：774ワット発電中さん：2015/08/06(木) 10:12:10.43 ID:XUDyISkv.net

初心者です
USB-Blasterでfpgaを焼くのですが
Cyclone IV の異なるfpga2個。可能ですよね？


Configuration Device　（フラッシュＲＯＭ）
1個で出来るのでしょうか？
それともおのおのに2個づつ必要？
よろしくお願いします

669 ：774ワット発電中さん：2015/08/06(木) 10:13:56.41 ID:XUDyISkv.net

それともおのおのに１個づつ必要？
修正よろしくお願いします

670 ：774ワット発電中さん：2015/08/06(木) 18:39:12.71 ID:EsmMkz5l.net

可能